### SEMICONDUCTOR DEVICE

Patent Number:

JP1059863

Publication date:

1989-03-07

Inventor(s):

UNO MITSUHIRO; others: 02

Applicant(s):

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

JP1059863

Application Number: JP19870216876 19870831

Priority Number(s): IPC Classification:

H01L29/78; H01L21/20; H01L27/12; H01L29/40

EC Classification:

Equivalents:

JP2667173B2

#### **Abstract**

PURPOSE:To obtain a thin film transistor (TFT) driving a liquid crystal display showing good image characteristics, by specifying a film thickness of an amorphous silicon semiconductor comprising phosphorus which improves an ohmic contact between a semiconductor layer and source and drain electrodes of the TFT for constituting an image display apparatus in combination with a liquid crystal.

CONSTITUTION:A gate electrode 2 comprising chrome is formed on a glass substrate 1 and silicon nitride (4000A) serving as a gate insulating film 3, amorphous silicon (4000A) serving as a semiconductor layer 4, and amorphous silicon semiconductor layers 5a and 5b comprising phosphorus are sequentially and selectively deposited by a plasma chemical vapor deposition method, and aluminum serving as source and drain electrodes 6a and 6b is selectively formed to complete a TFT. At this time, by making the film thickness of the amorphous silicon semiconductor layer comprising phosphorus 80A-440A, a sufficient ON current and an ON/OFF ratio can be obtained and a liquid crystal display showing good image characteristics can be driven.

Data supplied from the esp@cenet database - 12

THIS PAGE BLANK (USPTU)

# <sup>®</sup> 公 開 特 許 公 報 (A) 昭64-59863

⑤Int.Cl.⁴ H 01 L 29/78 21/20 27/12 29/40	識別記号 3 1 1	庁内整理番号 P-7925-5F		❸公開	昭和64年(	(198	39)3月7日
	·	7739-5F A-7514-5F A-7638-5F	審査請求	未請求	発明の数	1	(全4頁)

**劉発明の名称** 半導体装置

②特 願 昭62-216876

79発 明 者 字 野 光 宏 大阪府門真市大字門真1006番地 松下電器產業株式会社内 ②発 明 者 堀  $\blacksquare$ 定 吉 大阪府門真市大字門真1006番地 松下電器產業株式会社内 明者 ⑫発 小 林 郁 典 大阪府門真市大字門真1006番地 松下電器産業株式会社内 ⑦出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地 紀代 理 人 弁理士 中尾 敏 男 外1名

明相。自己

## 1. 発明の名称

半導体装置

#### 2. 特許請求の範囲

(1) 基板の一主面上に第1の導電体層が選択的に形成され、絶縁薄膜層を介してシリコンを主成分とする第1の非単結晶半導体層が前記第1の導電体層がリンを含むシリコンを主成分とする第2の非単結晶半導体層と一部重なるように形成されて、単結晶半導体層と一部重なるように形成されている半導体装置において、前記第2の非単結晶半導体層といて、前記第2の非単結晶半導体層の膜厚が80A~440Aであることを特徴とする半導体装置。

- (2) 第2の非単結晶半導体層の膜厚が120A ±40Aであることを特徴とする特許請求の範囲 第1項記載の半導体装置。
- (3) 第2の非単結晶半導体層の膜厚が300A ~440Aであることを特徴とする特許請求の範囲第1項記載の半導体装置。

- (4)第2の非単結晶半導体層が非晶質シリコンであることを特徴とする特許請求の範囲第2項記載の半導体装置。
- (5)第1の非単結晶半導体層が非晶質シリコンであることを特徴とする特許請求の範囲第2項記載の半導体装置。

#### 3. 発明の詳細な説明

産業上の利用分野

本発明は液晶などと組み合わせて 画像表示装置 を構成するための薄膜トランジスタ (以後TFTと呼ぶ)の半導体層とソース・ドレイン電極との 間に設置してオーミック接触を得るための半導体 薄膜に関するものである。

#### 従来の技術

 を介して形成されている。

通常非晶質シリコン半導体とアルミニウム等の 金属が直接接続されるとその間に大きな抵抗が生 じてしまう。そこで上述のリンを含む非晶質シリ コン半導体層5a、5bをその界面に形成するこ とにより、非晶質シリコン半導体層4とソース、 ドレイン6a、6bとの間のオーミック接触が改 巻される。

第1図に示す構造は、逆スタガーと呼ばれている構造であるが、順スタガー型やコプレナー型に関しても、本特許で以下詳細に説明する内容は成り立つ。

発明が解決しようとする問題点

この非晶質シリコン半導体層の膜厚が著しく薄い場合、また著しく厚い場合、TFT特性(ドレイン電流-ゲート電圧特性)が悪化する。

本発明はかかる問題点にのぞみなされたもので、 リンを含む非晶質シリコン半導体層の膜厚を制御 することにより、充分な特性がえられるTFTを 提供することを目的としている。

の時リンを含む非晶質シリコン半導体の膜厚を0 A~500Aの間で変化させて形成し、TFT特 性を検査した。第2図は、リンを含む非晶質シリ コン半導体の膜厚に対して、オン電流(ゲート電 **圧18V、ドレイン電圧12V時のドレイン電流)** 、ゲート電圧を一20Vから+20Vへ提引(ス テップ電圧 1 V、ホールド時間 1 秒)して測定し たときのオフ電流(ゲート電圧-5V、ドレイン 電圧12V時のドレイン電流)及び、それらから 求めたオン・オフ比(オン電流/オフ電流)を示 したものである。図に示すようにリンを含む非晶 質シリコン半導体の膜厚が80A(ニーポイント) より小さくなると、オン電流は急激に低下するこ とが読み取れる。また、膜厚が厚くなるにしたが ってオフ電流が増加し、それにともないオン・オ フ比は小さくなっている。充分に良好な画像特性 を得るためには、オン・オフ比として106以上あ ることが望ましいので、リンを含む非晶質シリコ ン半導体の膜厚を440A以下に制御する。以上 の結果より、リンを含む非晶質シリコン半導体の

問題点を解決するための手段

本発明は上記問題点を解決するために、80A ~440Aの膜厚を有するリンを含む非晶質シリコン半導体層を用いる。

作用

本発明は膜厚が80A~440Aのリンを含む 非晶質シリコン半導体を形成してTFTを作製す ることにより、充分なオン電流、およびオン・オ フ比(オン電流/オフ電流)が得られ、良好な画 像特性を示す液晶表示装置を駆動できる。

#### 実施例

以下、本発明の第1の実施例について第1図とともに説明する。ガラス基板1上にクロムよりなるゲート電極2を形成した後に、ゲート絶縁膜3となる非晶質シリコン(4000A)、半導体を含む非晶質シリコン半導体層5a、5bをアラズを出て出ている。50となるでは、ドレイン電極6a、6bとなるでに、カムを選択的に形成してTFTが完成する。こ

膜厚を80A~440Aの間に制御することにより、良好な画像特性を示す液晶表示装置を駆動するTFTが得られる。

また、第2図より明らかなように、腹厚が12 0Aでオン・オフ比は最も高い値を示す。故に、 非晶質シリコン半導体の膜厚を120±40Aに 制御することにより、もっとも良好な画像特性を 示す液晶表示装置を駆動するTFTが得られる。 なお、ここで±40Aとは、製膜における膜厚の ばらつきを意味する。

本発明の第2の実施例について第3図ともに 説明する。TFTの構成及び作成法は、第1の実 施例に従う。第3図は、リンを含む非晶質シリコンを含む非晶質をパラメーターに、TFTで発生 といるでは、リンを含むまして、TFTでは 理温度(然処理時間1時間V、ドレインでは、 が一ト電流)の劣化の割合(オンでは、 といるでは、リンを含む非晶質シリコンと に示す機に、リンを含む非晶質シリコンと に示す機に、リンを含むまなり、 ののには、220℃(ニーボイン)以 腹厚が80Aでは、220℃(ニーボイン)以

上の無処理でオン電流は劣化する。しかし、順次 膜厚が厚くなるにしたがってオン電流が劣化する 熟処理温度が高温になり、即ち耐熱性が向上する。 そして、膜厚が300A以上になると、300℃。 までオン電流は劣化しない。第1の実施例の効果 も考慮にいれて、リンを含む非晶質シリコン半導 体の膜厚を300A~440Aに制御すれば、3 00℃までの耐熱性を有する良好な画像特性を示 す液晶表示装置を駆動するTFTが得られる。

発明の効果

以上述べてきたように、本発明においてTFT のソース・ドレイン電極と半導体層との間のオー ミック接触を改善するリンを含む非晶質シリコン 半導体の膜厚を80A~440Aにすることによ り、良好な画像特性を示す液晶表示装置を駆動す るTFTが得られる。また、膜厚を300A~4 40Aに制御すれば、さらに300℃までの耐熱 性を有するTFTが得られる。

4. 図面の簡単な説明

第1図はTFTの要部構成断面図、第2図は本


Ħ ラ ス基 板 2 電 極 3 絕緣膜 4 シリコン手遺体層

リンを含む非晶質シリコン 5a.5b

半 雄 体 層

60.66 - ソース・ドレイン配板

1



発明の第1の実施例においてリンを含む非晶質シ リコン半導体の膜厚に対するオン電流(ゲート電圧 181,ドレイン電圧121時のドレイン電流)、ゲゲート 電圧を-20Vから+20Vへ掃引 (ステップ電圧1V. ホ ールド時間1秒)して測定したときのオフ電流(ゲ ート電圧-5V、ドレイン電圧12V時のドレイン電流) 、及びそれらから求めたオン・オフ比(オン電流 / オフ電流)を示す図、第3図は本発明の第2の 実施例において、リンを含む非晶質シリコン半導 体の膜厚をパラメーターに、TFTの熱処理温度 (然処理時間1時間)に対しTFT特性のオン電 流(ゲート電圧18V、ドレイン電圧12V時のドレイ ン電流)の劣化の割合(オン電流(熱処理後)/ オン電流(初期状態))を示す図である。

1・・・ガラス基板、2・・・ゲート電極、3 ・・・ゲート絶縁膜、4・・・非晶質シリコン半 導体層、5a、5b・・・リンを含む非晶質シリ コン半導体層、6a, 6b・・・ソース、ドレイ ン電極。

代理人の氏名 弁理士 中尾敏男 ほか1名

